转载：学习EDA软件问答（Orcad+Power PCB）

学习EDA软件问答（Orcad+Power PCB）

1．  为什么学习EDA软件？

答：EDA是Electron Design Automatization的缩写，中文是电子设计自动化，是当今电子工程师必须掌握的工具软件，它不仅可以大大缩短电子工程师的设计时间，而且可以进行复杂的电路仿真，为设计的可行性提供了前提保障和节省大量的验证费用。

2．  学习EDA软件的优势是什么？

答：因为掌握EDA软件是各大公司招聘电子工程师的前提条件，也是一个电子工程师核心竞争力所在，目前出色的Layout工程师的薪资在5K到8K左右，布高速线路的工程师年薪更是高达几十万，所以掌握EDA软件的应用势在必行，更是广大即将毕业的大学生就业取胜的法宝，所以说学会了EDA软件的应用你就离成功更进一步。

3．  EDA软件分为哪几种？

答：EDA软件分为原理图设计软件和PCB Layout设计软件，其中原理图设计的软件有Altium公司的Protel系列软件，该软件是集原理图设计和PCB Layout设计于一体的EDA软件，由于电子行业的飞速发展和高速电子线路的普遍应用，该软件也慢慢被高级Layout工程师所遗忘，另外一中原理图设计软件是Cadence公司推出的Orcad和Allegro，这两种原理图设计软件被当代电子工程师所推宠，是目前应用最广的原理图设计软件；PCB Layout设计软件有Cadence公司推出的Allegro和Mentor Graphics公司推出的Pads系列软件，因为Allegro设计出来的作品无法用其他工具打开，并且学习起来有一定的难度，所以非专业工程师对该软件没有过多的接触，而Pads系列软件以其承接了Power PCB软件的全部功能，所以被广大电子工程师所青睐，所以目前应用最为广泛的EDA软件就是Orcad+Pads2005。

4．  如何快速掌握一门EDA软件？

学习EDA软件一般有四种方式，第一种是自学，但是自学一是速度比较慢，二是无法判断作品是否符合实际需求；第二种是在学校内学习，这种方法一般是学些Protel，在前边已经提到，该软件已无法适应日新月异的开发速度；第三种是经过正规的培训，这种方法既加快了学习速度，又可以有专业的工程师进行点评指正，可以让您在最短的时间内获得最大的收益。

5．  EDA软件的掌握情况如何在应聘中体现出来？

答：大部分电子企业对人才的需求主要从你对电子知识的掌握程度和EDA软件的应用，如果能够把你自己的作品呈现在考官的面前，再加上你对EDA软件应用的讲解和布线规则的掌握，相信你可以在众多应聘者中脱颖而出。

6．  利用Orcad设计原理图时应该注意事项有哪些？

答：第一，在做元件是一定要按照IC规格书中给出的引脚定义来做，不能随便定义引脚；第二，一定要注意元器件的网络连接，否则无法导出网络表；第三，设计完原理图后一定要进行DRC校验来检查是否有遗漏的问题；第四，出网络表时一定要注意所有的元件的属性中PCB FOOTPRINT一项是否已经添加；第四，出BOM时是否在所有元器件属性中是否遗漏Value和Preference两项，如遗漏必须添加完整。

7．  请问我在设计原理图时无法调出一些基本的元件是为什么？

答：应该是没有添加原理图的库文件导致的，在打开设计页面后按下键盘上字母“P”，然后会弹出一个菜单，弹出菜单中有一项为Add library选项，用鼠标左键点击这个选项就会出现Orcad的库文件，只需添加几个常用的即可，如Connector、Discrete两项即可，如果有其他需要另行添加。

8．  为什么设计完成的原理图中会出现两种不同属性的相同元件？

答：因为在画原理图的过程中调从library中调出的元件既存在于library又存在design cache中，所以在设计时一些工程师没有注意design cache中已经存在前面作过的设计中，所以仍然会调用library中的元件，所以就出现了在同一个设计不同属性的元件。

9．  在画完原理图后进行DRC校验后会出现同一个元件有两个网络名怎么办？

答：一般情况下是因为在画原理图是没有从库中调用元件，而是直接从画完的部分中直接复制过来，就造成同一元件有不同的网络名，可以直接把相同名字的元件改一下序号或者重新进行排序，tools—>annotate—>packaging—>action—>unconditional reference update，就可以把整个设计重新排序了，也就会解决同一个元件不同网络名了。

10．为什么自己做出的原理图封装的元件引脚无法与其他的元件连接？

答：因为在做封装的时候有些工程师为了追求元件的美观就把pointer snap to grid选项点上了，而放引脚的时候也没有放在栅格上，所以造成无法与其他元件的引脚连接，解决方法是重新编辑元件的封装，把引脚放在栅格上即可。

11．为什么画原理图时芯片的未用引脚上要打X，不打会出现什么情况？

答：这种一是画图的良好习惯，二是在完成设计后进行DRC校验时有时候会报错，会报出引脚无连接或错误的网络，所以最好是不用的算不打X，养成良好的设计习惯。

12．为什么要输出网络表？

   答：网络表代表设计中所有元器件的连接关系，只有这样的关系成立才会在导入PCB时自动找到匹配的封装进行连接，而且不会出现错误。

13．为什么在有些设计中元件的引脚看不到，但是还有这个引脚的存在？

   答：先选中该元件然后右键点击该元件点3edit part—>双击被隐藏的引脚—>shape—>zero length,就可以隐藏引脚了，如果想调出来就选择其它选项即可。

14．同一个网络名的电源在不同页面是否需要页间连接符进行连接？

   答：不需要，因为电源网络不同于其他网络，因为电源一旦存在，在Orcad中就默认为该电源网络存在与所有页面中，还有地网络也是，但是其他网络如果在不同页面就必须使用页间连接符进行连接。

15．做一个完整的原理图设计需要那几个必要步骤？

   答：第一要先建立一个工程—>new schematic—>new page—>右键点击library—> new library—>右键library.olb—>new part—>完成元件制作—>参照参考设计画图—>DRC校验通过—>出网络表—>出BOM表，完成原理图设计；

16．导入网络表时显示有部分元件无法导入Pads2005为什么？

   答：一种情况是没有在Pads2005中做出原理图所需求的封装，打开设计后tools—>decal editor—>new decal，按照报错提示就可以做出没有导入的封装了；二是pads中的封装名与Orcad中的不同名，修改名字即可；三是pas中的封装引脚定义与Orcad中的不符。

17．为什么移动元件时光标和元件不在同一个中心点上？

   答：因为做元件PCB 封装的时候元件没有放在原点上，修改方式tools—>edit decal—>setup—>set origin—>鼠标左键点击元件中点即可，方法二是setup—>preferences—>design—>move preference—>move by cursor location就可以了。

18．为什么有一些设计中有很多元件是无法移动的？

   答：选中该元件—>右键点击—>query/modify component—>glued方格内的钩去掉即可。

19．如何设置PCB板的层数？

答：setup—>layer definition—>electrical modify，点击该选项就可一设置层数了。

20．为什么布线的时候感觉很宽但是线路又无法通过呢？

   答：是因为系统自动开启了DRP和DRC校验功能，你只要敲入dro命令后回车就可以了，不过走线时一定要注意不要靠近别的元器件太近了，否则最后的设计验证中的clearance也是无法通过的。

21．做元器件封装时引脚是完全按照规格书做比较好还是有别的方法？

   答：一般完全按照规格书去做的话可能会出现一些出入，比如说元件本体大于规格书也是有可能的，所以尽量做的焊盘要比规格书中给出的略大即可以，但是各个焊盘的中心距一定要严格按照规格书中那样做。

22．如何画板框？

   答：新建一个PCB工程，然后点击drafting—>board outline and cut out—>右键点击弹出菜单—>polygon或circle或rectangle选择合适的形状—>输入0空格0—>回车—>输入要画的板框的大小的坐标值—>回车—>空格，一个板框就画好了。

23．刚刚导入Pads的网络表形成的PCB元件之间的连接关系非常乱，怎样才能既看不到它们之间的连接关系又不断开网络连接？

   答：setup—>display colors—>other—>connection颜色选成背景色就可以了。

24．PCB图做完后想要添加别的设计进去怎么添加？

   答：要在ECO下添加，步骤如下ECO—>OK—>add component图标—>items内输入要添加的元件的封装名子就添加进来了—>点击add connection添加需要连接的网络就完成了元件的添加，相反，如果删除元件也必须在ECO下才能完成，只是选择delete component就可以了。

25．Pads2005是否有自动保存功能？

   答：有，设置如下setup—>preferences—>global—>automatic backups—>interval（时间间隔为分钟）直接设置自动保存时间即可。